#一、课题描述
#设计一TTL频率检测计,要求:
#1、用basys 2 板实现时钟50MHZ
#2、频率范围0.1-999999.9HZ
#3、用四个七段数码管分双档显示,并具备自动换挡功能,数码管尽量显示更精确的数字。
#4、用VHDL、Verilog两种硬件描述语言实现。
#5、给出正确的功能和时序仿真图。
#二、初步构想
#1、根据测频率的原理,采用在一已知时间t0内,记录待测信号clock_text上升沿的个数N,则f=N/t0,t0可以用Basys 2开发板上自带时钟50MHZ分频之后产生,为了检测的方便性;我们将精度降低为1HZ(原因见七),t0取1s(在1s内记录待测信号上升沿的个数)。
#2、整个工程分为时钟产生模块two_clk(分频clock_led 200HZ(用于数码管显示)、clock_con 1HZ(产生控制信号模块的输入时钟))、控制信号产生模块contro(产生清零clear、使能enable(控制开始记录上升沿)、锁存latch信号)、上升沿记录模块counter_all(记录待测信号clock_text上升沿的个数,产生六位记录结果led_0-5)、锁存模块latch(产生档位信号D1,D2、小数点位置信号DP_1~3、四位锁存结果latch_0-3)、显示模块seg(产生显示信号L、片选信号N)。
#3、利用另一块开发板产生测试时钟。