本项目收集了github中许多FPGA开源项目。主要目的是分享FPGA的优秀文章，学习网站，以及开源项目。
知识库旨在为学习FPGA的小伙伴提供一系列：
- 分享FPGA入门路线
- 分享开源的FPGA项目
- 免费且靠谱的FPGA学习资料
- FPGA岗求职面试指南
- 分享一系列原创文章和项目
赠人玫瑰手有余香。知识库会持续保持更新，欢迎收藏品鉴
vivado版本越高，需要安装的存储空间越大，需要性能强大的CPU和大运行内存才能跑的动。建议根据自己的电脑配置选择版本，笔记本电脑建议上手vivado2017.4，台式机电脑安装更好，运行和综合布线速度更快，linux系统比windows系统运行速度更快。
vivado安装包：
- vivado 2017.4（提取码：24iu）
- vivado2018（提取码：9wen）
- vivado 2019.1（提取码：plr3）
Quartus安装包：
- Quartus9.1（提取码：0zhv）
- Quartus12.0（提取码：uff4）
- Quartus13.0（提取码：qmlc）
Modelsim安装包：
更多版本不断更新中，请关注公众号《FPGA入门到精通》
数字电路是FPGA的基础，可以初步了解和学习，遇到问题可以再来书里找相关知识学习。
HDL语言(Hardware Design Language)，用于FPGA开发建模，语法类似于软件C语言，但设计**完全不一样，类似于建模
system verilog主要用于编写测试仿真激励，验证verilog HDL设计的电路是否正常。
HDLBits可以提供 Verilog基础教程，内容丰富，包括Verilog的基础语法、由逻辑门与触发器组成的电路、组合时序电路的概念、模块层级概念、testbench等的编写，还能够在线仿真，并提供结果对比，非常好用的一个网站。
Xilinx公司的器件选型指南
- UG1399-HLS-编程指南
- HLS开发手册（提取码：ih7q）
- HLS工具使用手册（提取码：vl0r）
- hls_bluebook（提取码：h1ud）
PYNQ已广泛用于机器学习研究和原型设计
- xilinx PYNQ
- RFSoC QPSK Transceiver
- PYNQ-PRIO
- PYNQ-Helloworld
- RISC-V-On-PYNQ
- PYNQ Extended Kalman Filter (EKF)
- spooNN
- iSmartDNN
- DAC 2018 System Design Contest-TGIIF
- cv2PYNQ
- PYNQ_Projects
- ZipML-PYNQ
- PYNQ-BOT
- PYNQ Light Cube
- IIoT-SPYN
- PYNQ-Networking
- QNN-MO-PYNQ PIP INSTALL Package
- LSTM-PYNQ Pip Installable Package
- BNN-PYNQ PIP INSTALL Package
- PYNQ PR Overlay
- PYNQ - Computer Vision
- PynqGzip
- SPynq: Spark on Pynq
- FIR Filter with DMAs in SDSoC Ported to python
- PYNQ-Classification
- FGPU Demo using PYNQ on the Xilinx ZC706
- Vectorblox PYNQ Fork
fpga4fun是一个非常不错的FPGA免费学习网站
- 音合成器OPL3
- 吉他效果引擎（VHDL）
- VGA摄像头模块OV7670接口
- VGA模式发生器
- 用VHDL写的H.264视频编码器
- 用Verilog写的H.265视频编码器
- 将数码相机连接到PMOD
- 用于MIPI显示的2D图形控制器
- 用于嵌入式MCU的2D图形控制器
- JESD204B高速接口
- 用Verilog实现的ieee 754浮点库
- icoSoC Risc-V微控制器，在icoBoard上运行接口
- 搭乘无序的Risc-V CPU
- V-Scale Risc-V CPU实现
- 完整的32位Risc-V SoC，具有大量外设
- Risc-V CPU（来自Vectorblox）
- 用Verilog实现的Lisp MCU
- 一个完整的CPU，SPI，VGA，串口
- 带游戏机的68000 CPU
- 6502 CPU核心（Verilog）
- GPU
- 一个开源的Verilog GPU实现（不适合icoBoard）和描述
- 许多完整的传统家庭计算机系统在Verilog中实现，如Acorn Archimedes
- 一个带调试器连接的小型CPU
- 用于10 GBit以太网的TCP/IP协议栈
- SATA for Elphel Camera项目
- AXI总线开源实现（Xilinx上的SystemVerilog）
- 数字伺服
- 红外接收器
- CMAC使用AES作为分组密码来键控散列函数
分享FPGA开发知识、项目、调试经验，最近整理了一套免费的学习资料（FPGA电子书、开发软件包、进阶资料库），详情戳：
作者是一名普通的FPGA开发者，热爱学习和分享。 参加工作以后越来越理解交流和分享的重要性，在不停地汲取营养的同时，也希望能帮助到更多的小伙伴们，可加微信，备注（Github）。
React
Typescript
Django
Laravel
Facebook
Microsoft
Google
Alibaba
D3
Tencent