GANAX: A UnifiedMIMD-SIMD Acceleration for Generative Adversarial Networks

ShiDianNao: Shifting vision processing closer to the sensor

这篇论文在创新方面比不上 Diannao ， Cambricon等等， 但是相对于之前论文，他在加速器设计细节上讲的非常详细！！

一个基于Rocket和BOOM的 脉动矩阵加速器
PDF: https://arxiv.org/pdf/1911.09925.pdf

探究：

• 不同参数配置（bus 协议， 数据流模式（权重固定WS还是输出固定OS），PE 数目，内存容量，矩阵pipeline深度， 系统参数，stratchpad容量， stratchpad bank数目，数据类型）对加速器的影响，可以利用generator的可配置性方便生成。
• 基于RocketChip的RoCC接口
• 使用FireSim 进行全系统（Linux）仿真

毕业论文 LACore: A Large-Format Vector Accelerator for Linear Algebra Applications 2017
发表论文 LACore: A Supercomputing-Like Linear Algebra Accelerator
for SoC-Based Designs
github项目 https://github.com/scale-lab/la-core

Scalable LLVM-Based Accelerator Modeling in gem5

发表在IEEE Computer Architecture Letters中，这在CECA中是A类， 没有纳入CCF中

这是篇关于 LLVM-BASEDDATA-PATHSIMULATION的论文

DianNao: A Small-Footprint High-Throughput Accelerator for Ubiquitous Machine-Learning

https://dl.acm.org/doi/pdf/10.1145/3079856.3080255

重点介绍了流加速器的通用设计框架，也包括了软件层面如何做出修改适应加速器。

PyMTLv3：Mamba: Closing the Performance Gap in Productive Hardware Development Frameworks （DAC)

Understanding Reuse, Performance, and Hardware Cost of DNN Dataflows: A Data-Centric Approach (MICRO 2019)

NeuFlow: Dataflow Vision Processing System-on-a-Chip

An Architectural Framework for Accelerating Dynamic Parallel Algorithms on Reconfigurable Hardware

Exploiting Locality in Graph Analytics through Hardware-Accelerated Traversal Scheduling

DianNao family: energy-efficient hardware accelerators for machine learning

Architectural Specialization for Inter-Iteration Loop Dependence Patterns

会议ppt

这个项目没有开源，但是公布了benchmark： https://github.com/cornell-brg/xloops-bmarks

创新点是根据循环的分类，自定义两种指令，其实本质是: 不是简单的新加指令，而是从指令的角度去看待，给指令增加一点新的语义信息，可以看做是一种语义标签，来使得后面的加速硬件可以识别循环内那几条特殊标记的指令，从而调度循环加速。
参考借鉴点是其对各种循环的分类角度 以及 对循环内的某些指令的区分(例如特别区分了循环中用于地址计算的 迭代计算指令 ，标记为addi.xi）

Integrating NVIDIA Deep Learning Accelerator (NVDLA) with RISC-V SoC on FireSim EMC2’19

Integrating Verilog designs into FireSim

FireSim PAPER
https://github.com/firesim/firesim

PuDianNao: A Polyvalent Machine Learning Accelerator

The Hwacha Microarchitecture Manual, Version 3.8.1

参考：
能效优先：eyeriss CNN加速器的设计思路

谷歌TPU

Cambricon: An Instruction Set Architecture for Neural Networks

Centrifuge: Evaluating full-system HLS-generated heterogenous-accelerator SoCs using FPGA-Acceleration

高层次综合生成verilog， 和firesim的结合

Co-Designing Accelerators and SoC Interfaces using gem5-Aladdin（MICRO2016

PDF: https://arxiv.org/pdf/1903.06495.pdf

https://carrv.github.io/2020/papers/CARRV2020_paper_3_Xu.pdf

VEGAS: Soft Vector Processor with Scratchpad Memory (ACM SIGDA 2011 CCF B类)